

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開發号

特開平7-94593

(43)公開日 平成7年(1995)4月7日

(51) Int.CL⁶

織別紀号

庁内整理番号

PΙ

技術表示的所

H01L 21/8228

27/082 21/331

7210-4M

H01L 27/08

101 C

29/ 72

審査菌求 未菌求 請求項の数 1 〇L (全 7 頁) 最終頁に続く

(21)出願番号

特顯平5-234368

(71) 出庭人 000003078

株式会社東芝

(22)出版日

平成5年(1993)9月21日

神奈川県川崎市幸区堀川町72番地

(72) 発明者 本郷 禎人

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内


(74)代理人 弁理士 則近 憲佑

(54) 【発明の名称】 相補型半導体装置

(57)【要約】

【目的】 本発明は、簡便に作製でき、かつ高速動作を 実現できる相補型半導体装置を提供することを目的とす る。

【構成】 npn型トランジスタ及びpnp型トランジスタが集積されている相補型半導体装置において、前記npn型トランジスタのコレクタ層がベース側からpm27/nm層26、前記pnp型トランジスタのコレクタ層がベース側からnm層26/pm層27で構成されていることを特徴とする相論型半導体装置。



(2)

特開平7-94593

2

【特許請求の範囲】

1. Sept. 1.

【請求項1】基板上に p 型半導体層、高濃度 n 型半導体層、低濃度 n 型半導体層、低濃度 p 型半導体層、高濃度 p 型半導体層及び n 型半導体層をこの順に或いは逆順に形成し、

1

前記各半導体層の内前記p型半導体層をエミッタ層、前記高濃度n型半導体層をベース層、前記低濃度n型半導体層をび前記低濃度p型半導体層をコレクタ層とするpnp型トランジスタと、

前記n型半導体層をエミッタ層、前記高濃度p型半導体層をベース層。前記低濃度n型半導体層及び前記低濃度 p型半導体層をコレクタ層とするnpn型トランジスタ とを具備するととを特徴とする相続型半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は相縞型半導体装置に関する。

[0002]

【従来の技術】従来、npn型/pnp型相精型回路の製造方法としては、再成長によりnpn型トランジスタをとれぞれ別々に成長する方法が知られている。この場合、例えば先ず、npn型トランジスタを作製するために半導体基板上にnpnの各導電型を有する半導体層を順次成長後バターン形成し、所定の部分をエッチング等の処理を施しnpn型トランジスタを作製する。次にpnp型トランジスタを作製する。この際かなりの厚さをエッチングした後の再成製する。この際かなりの厚さをエッチングした後の再成製する。この際かなりの厚さをエッチングした後の再成製する。この際かなりの厚さをエッチングした後の再成製する。この際かなりの厚さをエッチングが大きるであり結晶性の問題、またnpn型トランジスタとの間のスペーシングが大きくなってしまい高集積化に適していない等の問題がある。

【0003】とのような問題点を解決する手段として、 基級上にpnipnの各導電型を有する半導体層を5層 順次積層後、最初の4層のpnip層をpnp型トラン ジスタ(p型エミッタ層/n型ベース層/i型コレクタ 層/p型サブコレクタ層)として用い、第2層から第5 層のnipn層をnpn型トランジスタ(n型サブコレ クタ層/i型コレクタ層/p型ベース層/n型エミッタ 46

いる。このpnp型トランジスタ(pnip層のi層をコレクタ層として用いている)において、ベース・エミッタ間の電圧を上げて、コレクタ電流を増加させるとコレクタ層にキャリアである電子が蓄積される。この時コレクタ層は・型であるので、蓄積された正孔のためにコレクタ層が正の空間電荷を帯びてしまい、この正の空間電荷によってベース・コレクタ型を開発を開かった。この結果コレクタ変乏層走行時間が増加してしまうという問題があった。このことはnpn型トランジスタにおいても同様でキャリアである電子が・型であるコレクタ層に蓄積されコレクタ層が自の空間電荷を帯びてしまいやはりコレクタ空乏層走行時間が増加する。従って1丁が低下するという問題があった。

【①①①5】本発明は、上記の問題点を鑑みなされたもので、1回の結晶成長を行うだけで簡便に作製でき良好な結晶性を有するものであって、しかも特に高電流領域で高速動作が実現できる相補型半導体装置を提供することを目的とする。

[0006]

【課題を解決するための手段】上記目的を達成するために、本発明による相論型半導体態は、基板上に順次p型半導体層、高濃度n型半導体層及びn型半導体層及びn型半導体層を形成するか或いはn型半導体層、高濃度p型半導体層、低濃度p型半導体層、低濃度p型半導体層、低濃度p型半導体層を配成濃度p型半導体層をを順次形成し、前記各半導体層の内前記p型半導体層をエミッタ層、前記低濃度n型半導体層をコレクタ層とするp即型トランジスタと、前記n型半導体層をエミッタ層、前記低濃度p型半導体層をベース層、前記低濃度n型半導体層をプレクタ層とするnpn型トランジスタとを備えることを特徴とするnpn型トランジスタとを備えることを特徴とするものである。

【①①①7】本発明による相補型半導体装置は、前記p np型トランジスタにおいて前記高濃度p型半導体層を 前記コレクタ層とコレクタ電極とのオーミック接合をと るためのサブコレクタ層として用い、前記npn型トラ

特開平7-94593

ξ,

m⁻¹、n型半導体層が5×10⁻¹ c m⁻¹~2×10⁻¹ c m⁻¹であることが好ましく。このようなキャリア濃度であれば良好なトランジスタ特性を期待できる。

3

【0009】また、本発明の相論型半導体装置において、半導体材料としてはAlGaAs系(エミッタ、ベースがAlGaAs/コレクタ、基板がGaAs)や! nP系(エミッタ、ベースがInP/コレクタがInGaAs/基板がInP軟いはエミッタ、ベースがInAlAs/コレクタがInGaAs/基板がInP)、Sl系等を用いることができる。

[0010]

 \mathcal{T}^{-1}

【作用】本発明による相補型半導体装置は、p/n・/n・/p・/p・/nの積層構造を利用しpnp型トランジスタはpエミッタ層/n・ベース層/(n・/p・)コレクタ層構造としnpn型トランジスタは(n・/p・)コレクタ層/p・ベース層/nエミッタ層構造とする。すなわち、一度の成長において形成されたp/n・/n・/p・/p・/nの荷層構造のうち、(n・/p・)層をpnp型及びnpn型トランジスタのコレクタ層として用いるものである。

【①①11】先ず、npn型トランジスタにおいて、コ レクタ層はベース側からp*/p*積層構造となってお り、ベース・エミッタ間の電圧を上げてコレクタ電流を 増加させるとコレクタ層の内n・層にキャリアである電 子が萎續される。ところがこの構造の場合、ml層にお ける正の空間電荷により電子の蓄積により生ずる負の電 **荷を電気的に組殺するためベース・コレクタ間に印加さ** れた電界を緩和することはない。従って電子は加速され てコレクタ電極に流れ込む。すなわち、高電流領域にお いて遮断周波数1丁が減少することなく高い動作特性を 得ることができる。また、npnトランジスタにおいて ベース側の p コレクタ層によりキャリア電子は有効質 置の大きい上帯やX帯に遷移することなく、鴬に有効質 置の小さい『帯を走行することができるため短時間で』 - 層をぬけることができさらに高速動作を期待できる。 【0012】このことはpnp型トランジスタにおいて も同様である。すなわちpnp型トランジスタにおい て、コレクタ層はベース側からn / p 構造となって おり、ベース・エミッタ間の電圧を上げてコレクタ電流 を増加させるとゎ- 層にキャリアである正孔が蓄積され、40、... As屬25である。

[0014]

【実施例】以下図面を参照し本発明の実施例を説明する。図1は本発明の第1の実施例であるA!GaAs/GaAs系HBTを用いたエミッタトップNpn型トランジスタとコレクタトップPnp型トランジスタを集積した相積型半導体装置の断面図である。

【①①15】図1において、左側の素子がNpn型トランジスタであり右側がPnp型トランジスタである。符号は21が半絶縁性GaAs基板、22がp1型GaA
10 s層、23がp型A1、Ga、As層、24がp型半導体層であるp型A1。,Ga、As層、25が高濃度n型半導体層であるn2型A1、Ga、As層、26が低濃度p型半導体層であるp2GaAs層、27が低濃度p型半導体層であるp2GaAs層、28が高濃度p型半導体層であるp2GaAs層、28が高濃度p型半導体層であるp2GaAs層、28が高端のかn型A1。Ga、As層、30がn型A1、Ga、As層、31がn2型GaAs層、11、12、13、14、15、16がそれぞれ電極、17が素子分解領域を示す。

20 【0016】Npn型トランジスタにおいて基板21側 からコレクタ/ベース/エミッタ構造となっており、ベース層は高濃度p型半導体層であるp*型A!、Ga-x As層28である。

【①①17】このとき、エミッタ層はn型半導体層であるn型Ale, Gae, As層29でありn'型GaAs層31はエミッタ電極11とオーミック接合をとるためのエミッタコンタクト層である。また、n型Al、Gai、As層30はn'型GaAs層31とn型Ale, Gae, As層29とのバンドを連続的につなぐためのグレーディング層である。

【① ① 18】コレクタ層はベース側から低濃度 p 型半導体層である p 型 G a A s 層 2 7 / 低濃度 n 型半導体層である n 型 G a A s 層 2 6 の積層構造となっており、この時高濃度 n 型半導体層である n 型 A ! 。 G a , 。 A s 層 2 5 はコレクタ層である。

【0019】Pnp型トランジスタにおいて基板21側からエミッタ/ベース/コレクタ構造となっており、ベース層は高濃度n型半導体層であるn・型A!、Ga

6/15/2005

5

この時高濃度p型半導体層であるp・型A!、Ga,.、As層28はコレクタ電極14とオーミック接合をとるためのサブコレクタ層である。

【0022】以下に上記した標準を有する相消型半導体 装置の製造方法を説明する。図2に示すように、先ず半 絶縁性GaAs墓板21上に順次、p・型GaAs層2 2 (Be 濃度= 5×10¹⁹ cm⁻¹、厚さ500 nm)、 p型A!, Ga₁₋,As層23 (x=0→0.3、Be 濃度 = 1 × 1 0 11 c m 11. 厚き 3 0 n m)、p型半導体 層であるp型Ale... Ga。, As層24(Be濃度= 1×101°cm1、厚さ500 nm)、高濃度n型半 導体層であるn・型A!、Ga,-、As層25(x= 1→0、Si濃度=5×10³³cm⁻³、厚き50 n m)、低濃度n型半導体層であるn・型GaAs層26 (Si濃度=1×10"cm"、厚さ100nm)、低 濃度p型半導体層であるp 型GaAs層27(Be濃 度= 1×101'cm1'、厚き100nm)、高濃度p型 半導体層であるp'型Al, Ga., As層28 (x= ()→(). 1、Be濃度=5×1()**cm**、厚き5()n m) n型半導体層であるn型Alo., Gae., As層 20 29 (S:濃度=1×1011cm11.厚さ50nm)、 n型A!, Ga., As層30 (x=0.3→0.S) 濃度=1×10¹¹cm⁻¹、厚さ30nm)、n*型Ga As層31 (Si濃度=5×10"cm"、厚さ50m m)を例えばMBE法によりエピタキシャル成長する。 【0023】ととで、上記ヵ型ドーパントとしてはSェ 以外にSn、p型ドーパントとしてはBe以外にCを用 いても良い。また膜成長はMBE法以外にもCBE法、 MOCVD法等で行っても良い。

【①①24】次に、MBE成長された前記半導体層上に、例えばCVD法によりSIO、膜を形成し、レジストを塗布後フォトリソにより前記SiO。を素子を分離する部分を関口するようにバターン形成する。この素子分能部分にイオン注入による高抵抗化領域作製もしくはメサエッチングにより、素子間分離を行う(図1中素子分能領域17の形成)。

【0025】次に、図3に示すように、再びフォトリソによりパターン形成し、SiO、膜41及び半導体層をエッチングすることによって、Npn型トランジスタにおけるペース電極及びPnp型トランジスタにおけるコ 40

pn型トランジスタにおけるコレクタ電極及び<math>Pnp型トランジスタにおけるベース電極を形成する部分(図1中<math>bの部分)の n^2 型 $A1_*Ga_{1*}$ 、As 層25 を露出させる。

【0028】との時次に例えば目・イオン注入により、 Pnp型トランジスタにおけるベース電極下のp型A!。, Gae, As層25及びp型A1、Gai, As層23を高抵抗化(図4の18の部分)しベース・エミッタ容量を低減する。このH・イオン注入の条件は、例えば加速電圧150KeV、ドーズ置8×103cm⁻¹である。イオン注入により高抵抗化する領域18はNpn型トランジスタにおいては、動作に関係のない層であるため、この工程によるNpn型トランジスタに対する影響は生じない。

【0029】次に例えばAuGe/Auを真空蒸着し、 リフトオフ、ランプアニール炉において台金化を行うこ とにより、同時にNpn型トランジスタに対するコレク タ電極13とPnp型トランジスタに対するベース電極 15を作製する。

20 【0030】ところで、上記イオン注入により高抵抗化する層であるp型Ale、Gae、As層25及びp型Ale、Gae、As層25及びp型Ale、Gae、As層23は表面から深い層であり、またドーピング濃度も1×10mcmでと比較的高い層であるので、この一連のイオン注入、エッチング、電極蒸着の工程は一部順序を変えて、3l.30、29.2 8.27、26の各層の途中までエッチングしてから、イオン注入によりp型Al。Gae、As層25及びp型Ale、Gae、As層23の領域18の部分の高抵抗化を行い、再びエッチングをし、nt型Ale、Gai、As層25を露出させ、電極を蒸着するという順序にしても良い。この場合、最初のエッチングにより残す層厚によってイオン注入の加速電圧は適宜調節する必要がある。

【①①31】次に、再びレジストを塗布しパターン形成 しエッチングすることによって、Pnp型トランジスタ におけるエミッタ電極を形成する部分(図1中cの部 分)のpr型GaAs層22を露出させる。

【0032】次に例えばCr/Auを真空蒸着し、リフトオフを行うことにより、図5(a)に示すようにPnp型トランジスタに対するエミッタ電板16を作製す

(5)

特開平7-94593

7

例によれば、電流領域がコレクタ電流密度 $1 \times 10^{\circ}$ A $/ cm^{\circ}$ においてNpn型トランジスタでは遮断周波数 fT = 120 GHz、Pnp型トランジスタでは遮断周波数 fT = 30 GHz が達成できる。また、ベース・コレクタ間耐圧は7V である。

【①①34】本実施例の相補型半導体装置においてコレクタ電流密度が1×10°/cm²と高い電流領域での動作が可能となり遮断周波数もNpn型トランジスタで120GH2と動作速度も格段に改善されるものである。

【① 0 3 5 】また、本実施例の構造においては、半絶縁 性 G a A s 基級を用いており、N p n 型目 B T 領域とP n p 型目 B T 領域との間はイオン注入による高級抗化領域で電気的に分離されている。またN p n 型目 B T におけるサブコレクタ層 2 5 に比べて、N p n 型目 B T にとっては不必要なその下のp 層 2 4 のドーピング濃度は低くp 層 2 4 からサブコレクタ層 2 5 がすべて空乏化することはない。従って、N p n 型 H B T にとって不必要なp 層 2 4 、p 層 2 3 、p ・層 2 2 は 電気的にはオー20 ープンの状態であり、このN p n 型 H B T 領域において不必要な層も含めたサイリスタがオン状態にスイッチされる心配はない。したがって、ラッチアップが起こる心配はない。したがって、ラッチアップが起こる心配はないが、p 層 2 4 、2 3 及び p + 層 2 2 を イオン注入等により高級抗化することも可能である。

[0036]

【発明の効果】以上説明したように本発明によれば、1 回の成長により高い電流領域で使用可能で高速動作可能 なnpn型トランジスタ及びpnp型トランジスタを同 時に基板上に形成することができ、極めて高性能な相補*30

*型半導体装置を提供できるものである。

【図面の簡単な説明】

【図1】 本発明一実施例に係わる相補型半導体装置の 断面図。

【図2】 実施例の製造工程を施す前のエピタキシャル 層を示す図。

【図3】 実施例の製造工程を説明するための図。

【図4】 実施例の製造工程を説明するための図。

【図5】 実施例の製造工程を説明するための図。

16 【符号の説明】

11: Npn型トランジスタのエミッタ電極

12: Npn型トランジスタのベース電極

13: Npn型トランジスタのコレクタ電極

14: Pnp型トランジスタのコレクタ電極

15: アカァ型トランジスタのベース電極

16: Pnp型トランジスタのエミッタ電極

17: 素子分解領域

18: 高抵抗化された領域

21: 半絶縁性GaAs墓板

19 22: p 型GaAs層

23: p型Al, Ga., As層

24: p型Ale, Ga, As層

25: n'型Al, Gai, As層

26: n 型GaAs層27: p-型GaAs層

28: p'型A!, Ga., As層


29: n型Ale. Gae, As層

30: n型Al, Ga... As層

31: n'型GaAs層

4.1: S ! O. 膜


[図1]




(6)

特開平7-94593


[22]



[23]




[図4]




(7)

特開平7-94593

[25]





フロントページの続き

(51)Int.Cl.° H () 1 L 29/73 識別記号

庁内整理督号

FΙ

技術表示箇所